+ 1-13-01

# 日本国特許 PATENT OFFICE JAPANESE GOVERNMENT

1c886 U.S. PTO 09/649539 06/26/00

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

1999年 8月31日

出 願 番 号 Application Number:

平成11年特許願第246508号

出 願 人 Applicant (s):

ソニー・プレシジョン・テクノロジー株式会社

2000年 7月28日

特許庁長官 Commissioner, Patent Office



川耕



## 特平11-246508

【書類名】 特許願

【整理番号】 MSP99425

【提出日】 平成11年 8月31日

【あて先】 特許庁長官 伊佐山 建志 殿

【国際特許分類】 G01D 5/00

【発明者】

【住所又は居所】 東京都品川区北品川5-7-14 グローリア初穂御殿

山402

【氏名】 田中 正人

【発明者】

【住所又は居所】 東京都品川区西五反田3丁目9番17号 ソニー・プレ

シジョン・テクノロジー株式会社内

【氏名】 石本 茂

【発明者】

【住所又は居所】 東京都品川区西五反田3丁目9番17号 ソニー・プレ

シジョン・テクノロジー株式会社内

【氏名】 松田 豊彦

【発明者】

【住所又は居所】 東京都品川区西五反田3丁目9番17号 ソニー・プレ

シジョン・テクノロジー株式会社内

【氏名】 北村 勝巳

【特許出願人】

【識別番号】 000108421

【氏名又は名称】 ソニー・プレシジョン・テクノロジー株式会社

【代表者】 佐野 角夫

【代理人】

【證別番号】 100067736

【弁理士】

【氏名又は名称】 小池 晃

【選任した代理人】

【識別番号】 100086335

【弁理士】

【氏名又は名称】 田村 榮一

【選任した代理人】

【識別番号】 100096677

【弁理士】

【氏名又は名称】 伊賀 誠司

【手数料の表示】

【予納台帳番号】 019530

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9721617

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 位置検出装置及び演算処理装置

【特許請求の範囲】

【請求項1】 周期信号からなる位置信号が記録された記録媒体と、

上記位置信号の記録方向に沿って上記記録媒体に対して相対移動し、上記位置信号を検出する第1の検出ヘッドと、上記位置信号の記録方向に上記第1の検出ヘッドから所定距離離間して設けられ、上記第1の検出ヘッドと連動して上記記録媒体に対して相対移動し、上記位置信号を検出する第2の検出ヘッドとからなる検出部と、

上記第1の検出ヘッド及び上記第2の検出ヘッドが検出した位置信号を、1周期内における上記記録媒体と上記検出部との相対位置を角度で示す角度信号に変換する極座標変換部と、

上記極座標変換部から出力された上記角度信号の高域成分を除去するローパスフィルタと、

上記ローパスフィルタにより高域成分が除去された上記角度信号に基づき、上 記記録媒体と上記検出部との相対位置情報を出力する出力部と

を備える位置検出装置。

【請求項2】 上記ローパスフィルタは、

周波数制御信号に基づき周波数が制御された周期信号を出力する周波数制御発 振器と、

上記極座標変換部から出力された角度信号と上記周波数制御発振器から出力された周期信号との位相を比較して位相誤差を出力する位相比較器と、

上記位相比較器から出力された位相誤差を積分して速度偏差を出力する積分器 と、

上記積分器から出力された速度偏差と上記位相比較器から出力された位相誤差 とを加算して上記周波数制御信号を生成する加算器とを有し、

上記周波数制御発振器が、上記周波数制御信号に基づき、上記位相誤差がOとなるように上記周期信号の周波数を制御し、この周期信号を高域成分が除去された上記角度信号として出力すること

を特徴とする請求項1記載の位置検出装置。

【請求項3】 上記ローパスフィルタは、

上記位相比較器から出力された位相誤差を増減する第1の増減手段と、

上記第1の増減手段から出力された位相誤差を増減する第2の増減手段とを有 し、

上記積分器が、第2の増減手段により増減された位相誤差を積分し、

上記加算器が、上記積分器から出力された速度偏差と、上記第1の増減手段から出力された位相誤差とを加算すること

を特徴とする請求項2記載の位置検出装置。

【請求項4】 上記ローパスフィルタの積分器から出力される速度偏差と上記周波数制御発振器から出力される上記角度信号とを加算する加算器を有する予測部を備え、

上記出力部は、上記予測部から出力された信号に基づき、上記記録媒体と上記 検出部との相対位置情報を出力すること

を特徴とする請求項2記載の位置検出装置。

【請求項5】 上記予測部は、

上記ローパスフィルタの積分器から出力される速度偏差を増減する第3の増減 手段を有し、

上記加算器が、上記周波数制御発振器から出力される上記角度信号と上記第3 の増減手段から出力される速度偏差とを加算すること

を特徴とする請求項4記載の位置検出装置。

【請求項6】 上記ローパスフィルタの上記周波数制御発振器は、初期出力値を、上記極座標変換部から上記位相比較器に入力される角度信号とすることを特徴とする請求項2記載の位置検出装置。

【請求項7】 上記極座標変換部は、角度信号とともに振幅信号を生成し、

上記振幅信号及び/又は上記位相誤差に基づき内部ノイズの検出を行うノイズ 検出部を備えること

を特徴とする請求項2記載の位置検出装置。

【請求項8】 上記位相比較器から出力された位相誤差のゲインを制御するゲイン制御部を備えること

を特徴とする請求項2記載の位置検出装置。

【請求項9】 上記ゲイン制御部は、位相誤差の大きさ及び/又は位相誤差の 頻度に応じて、上記位相比較器から出力された位相誤差のゲインを制御すること を特徴とする請求項8記載の位置検出装置。

【請求項10】 上記極座標変換部は、角度信号とともに振幅信号を生成し、 上記振幅信号及び/又は上記位相誤差に基づき内部ノイズの検出を行うノイズ

上記版幅信号及び/又は上記位相談左に基づされ即ノイスの使出を行うノイス検出部を備え、

上記ゲイン制御部は、外部ノイズが発生したとき、又は、上記ノイズ検出部が 検出したときに、上記位相比較器から出力された位相誤差のゲインを下げること を特徴とする請求項8記載の位置検出装置。

【請求項11】 上記ゲイン制御部は、上記ゲインを一時的に下げることを特徴とする請求項10記載の位置検出装置。

【請求項12】 上記ゲイン制御部は、上記位相比較器から出力された位相誤差の絶対値が一定以上大きくなると、上記位相誤差のゲインを下げること

を特徴とする請求項8記載の位置検出装置。

【請求項13】 上記ゲイン制御部は、上記位相比較器から出力された位相誤差の絶対値が一定以上大きくなった状態が所定時間連続すると、上記位相誤差のゲインを上げること

を特徴とする請求項12記載の位置検出装置。

【請求項14】 上記極座標変換部は、上記第1の検出ヘッド及び上記第2の 検出ヘッドが検出した位置信号をアドレスとし、このアドレスに対応した上記角 度信号が格納されたテーブルを用いて、上記位置信号の1周期内における上記記 録媒体と上記検出部との相対位置を角度で示す角度信号を生成すること

を特徴とする請求項1記載の位置検出装置。

【請求項15】 上記アドレス及び/又は上記角度信号は、グレイコード化されていること

を特徴とする請求項14記載の位置検出装置。

【請求項16】 第1の周期信号及び上記第1の周期信号と位相が異なる第2の周期信号を、上記第1の周期信号及び第2の周期信号の1周期内の角度を示す角度信号に変換する極座標変換部と、

上記極座標変換部から出力された上記角度信号の高域成分を除去するローパス フィルタと、

上記ローパスフィルタにより高域成分が除去された上記角度信号に基づき、上記第1の周期信号及び第2の周期信号が示す位置情報を出力する出力部と

を備える演算処理装置。

【請求項17】 上記ローパスフィルタは、

周波数制御信号に基づき周波数が制御された周期信号を出力する周波数制御発 振器と、

上記極座標変換部から出力された角度信号と上記周波数制御発振器から出力された周期信号との位相を比較して位相誤差を出力する位相比較器と、

上記位相比較器から出力された位相誤差を積分して速度偏差を出力する積分器 と、

上記積分器から出力された速度偏差と上記位相比較器から出力された位相誤差 とを加算して上記周波数制御信号を生成する加算器とを有し、

上記周波数制御発振器が、上記周波数制御信号に基づき、上記位相誤差が0となるように上記周期信号の周波数を制御し、この周期信号を高域成分が除去された上記角度信号として出力すること

を特徴とする請求項16記載の演算処理装置。

#### 【発明の詳細な説明】

[0001]

#### 【発明の属する技術分野】

本発明は、相対移動をする2部材の移動位置を検出する位置検出装置及び位置 検出に用いられる演算処理装置に関するものである。

[0002]

#### 【従来の技術】

従来より、相対移動をする2部材の移動位置を検出する位置検出装置が知られ

ている。この位置検出装置は、一定の波長で信号レベルが変動する周期信号が一定方向に沿って記録されたスケールと、このスケールに記録された周期信号を検出するヘッド部と、ヘッド部から検出された周期信号の信号処理をして位置情報を出力する演算処理部とを備えて構成される。スケール及びヘッド部は、相対移動する2部材の可動部と基準部とに取り付けられる。位置検出装置では、ヘッド部が、2部材の相対移動に応じて、信号レベルが変動する周期信号をスケール検出して、この検出した周期信号を演算処理部に供給する。演算処理部は、ヘッド部が検出した周期信号に基づき、2部材の相対移動位置を示す位置情報を出力すこのような位置検出装置では、スケールに記録された周期信号の記録波長をさらに内挿して高い分解能で位置検出を行うため、検出した周期信号を極座標変換して角度信号を生成し、この角度信号を用いて位置情報を生成していた。

### [0003]

極座標変換して得られる角度信号は、図31に示すように、0°~360°の 角度範囲の信号を何周にも亘って繰り返すモジュロ位相の信号となる。従来の位 置検出装置では、この角度信号を用いることにより、演算処理や内挿処理等が簡 易に行うことができ、効率的に処理を行うことができた。

#### [0004]

#### 【発明が解決しようとする課題】

ところで、従来の位置検出装置では、ヘッド部による検出ノイズ、A/D変換時の量子化ノイズ、極座標変換時の量子化ノイズ等の内部ノイズを除去するため、ローパスフィルタを設ける必要があった。しかしながら、角度信号に対して直接ローパスフィルタをかけた場合、正確にフィルタリングを行うことができなかった。例えば、360°から0°にジャンプしている部分を平滑化すると、ローパスフィルタが360°から0°への角度変動とみなしてしまうため、その出力が、図32に示すように、反対の180°近傍の値となってしまっていた。

#### [0005]

従って、従来の位置検出装置では、角度信号を0°から360°まで繰り返す信号とせず、360°より大きい角度も出力するような信号に変換してフィルタリングを行うか、或いは、極座標変換前の周期信号に対してフィルタリングを行

っていた。しかしながら、角度信号を360°より大きい角度も表現できるような信号に変換する場合には、非常に大きな演算テーブルが必要となり、演算効率が悪くまたコストも高くなってしまっていた。また、極座標変換前の周期信号に対してフィルタリングを行った場合には、極座標変換後に発生するノイズを除去することができず、高い精度の位置情報を得ることができなかった。

[0006]

本発明は、このような実情を鑑みてなされたものであり、位置信号を極座標変換をして得られた角度信号に対してノイズ成分を除去することができる位置検出装置、及び、角度信号に対してノイズ成分を除去することができる演算処理装置を提供することを目的とする。

[0007]

## 【課題を解決するための手段】

本発明にかかる位置検出装置は、周期信号からなる位置信号が記録された記録 媒体と、上記位置信号の記録方向に沿って上記記録媒体に対して相対移動し、上 記位置信号を検出する第1の検出ヘッドと、上記位置信号の記録方向に上記第1 の検出ヘッドから所定距離離間して設けられ、上記第1の検出ヘッドと連動して 上記記録媒体に対して相対移動し、上記位置信号を検出する第2の検出ヘッドと からなる検出部と、上記第1の検出ヘッド及び上記第2の検出ヘッドが検出した 位置信号を、1周期内における上記記録媒体と上記検出部との相対位置を角度で 示す角度信号に変換する極座標変換部と、上記極座標変換部から出力された上記 角度信号の高域成分を除去するローパスフィルタと、上記ローパスフィルタによ り高域成分が除去された上記角度信号に基づき、上記記録媒体と上記検出部との 相対位置情報を出力する出力部とを備える。

[0008]

この位置検出装置では、極座標変換を行って得られた角度信号に対して、ロー パスフィルタリングを行う。

[0009]

また、本発明にかかる位置検出装置は、上記ローパスフィルタが、周波数制御信号に基づき周波数が制御された周期信号を出力する周波数制御発振器と、上記

極座標変換部から出力された角度信号と上記周波数制御発振器から出力された周期信号との位相を比較して位相誤差を出力する位相比較器と、上記位相比較器から出力された位相誤差を積分して速度偏差を出力する積分器と、上記積分器から出力された速度偏差と上記位相比較器から出力された位相誤差とを加算して上記周波数制御信号を生成する加算器とを有し、さらに、上記周波数制御発振器が、上記周波数制御信号に基づき、上記位相誤差が0となるように上記周期信号の周波数を制御し、この周期信号を高域成分が除去された上記角度信号として出力することを特徴とする。

#### [0010]

この位置検出装置では、ローパスフィルタが、入力された角度信号と出力する 角度信号との位相誤差を求め、この位相誤差が0となるような周波数の角度信号 を出力する。

#### [0011]

本発明にかかる演算処理装置は、第1の周期信号及び上記第1の周期信号と位相が異なる第2の周期信号を、上記第1の周期信号及び第2の周期信号の1周期内の角度を示す角度信号に変換する極座標変換部と、上記極座標変換部から出力された上記角度信号の高域成分を除去するローパスフィルタと、上記ローパスフィルタにより高域成分が除去された上記角度信号に基づき、上記第1の周期信号及び第2の周期信号が示す位置情報を出力する出力部とを備える。

## [0012]

この演算処理装置では、極座標変換を行って得られた角度信号に対して、ロー パスフィルタリングを行う。

#### [0013]

また、本発明にかかる演算処理装置は、上記ローパスフィルタが、周波数制御信号に基づき周波数が制御された周期信号を出力する周波数制御発振器と、上記極座標変換部から出力された角度信号と上記周波数制御発振器から出力された周期信号との位相を比較して位相誤差を出力する位相比較器と、上記位相比較器から出力された位相誤差を積分して速度偏差を出力する積分器と、上記積分器から出力された速度偏差と上記位相比較器から出力された位相誤差とを加算して上記

7

周波数制御信号を生成する加算器とを有し、上記周波数制御発振器が、上記周波数制御信号に基づき、上記位相誤差が0となるように上記周期信号の周波数を制御し、この周期信号を高域成分が除去された上記角度信号として出力することを特徴とする。

[0014]

この演算処理装置では、ローパスフィルタが、入力された角度信号と出力する 角度信号との位相誤差を求め、この位相誤差が0となるような周波数の角度信号 を出力する。

[0015]

## 【発明の実施の形態】

以下、本発明の実施の形態として、直線移動をする工作機械(例えば、固定部と可動部とからなる2部材を有する工作機械)等の直線移動位置を検出する位置 検出装置について、図面を参照しながら説明する。

[0016]

図1に、本発明を適用した位置検出装置のブロック構成図を示す。

[0017]

位置検出装置1は、図1に示すように、スケール2と、ヘッド部3と、第1のアナログ/デジタル変換部4と、第2のアナログ/デジタル変換部5と、極座標変換部6と、PLLローパスフィルタ7と、ノイズ検出部8と、フィルタ制御部9と、応答制限部10と、出力パルス発生部11とを備えている。

[0018]

位置検出装置1では、スケール2とヘッド部3とが直線移動する2部材にそれぞれ取り付けられ、この2部材の相対移動位置を検出する。例えば、スケール2が2部材のうちの可動部に取り付けられ、ヘッド部3が2部材のうちの固定部に取り付けられる。この位置検出装置1は、スケール2には位置信号と原点信号とが記録されており、ヘッド部3が工作機械等の直線移動に応じてこのスケール2に記録されている位置信号及び原点信号を検出して、この工作機械等の移動位置情報を出力する。この位置検出装置1からは、この工作機械等の移動位置情報として、位置信号によって生成される2相増減パルスと、原点信号によって生成さ

れる基準原点パルスとが出力される。この移動位置情報は、制御装置等に伝送され、工作機械の動作制御に用いられる。

### [0019]

この位置検出装置1の移動位置情報として出力される2相増減パルスは、いわ ゆるA/B相信号と呼ばれる信号である。この2相増減パルスは、図2(A)に 示すように、互いに同一周期であって位相が1/4周期ずれたA相信号とB相信 号の2つの信号から構成される。この2相増減パルスは、例えば、A相信号を下 位ピット、B相信号を上位ビットとした、2ビットのグレイコード化されたカウ ント値を示す信号である。すなわち、2相増減パルスは、図2(B)に示すよう に、0~3までの4カウントを1周期とし、位相がプラス方向に進むとその値が 1つずつインクリメントされていき、位相がマイナス方向に進むとその値が1つ ずつデクリメントされていくといったカウント値を示す信号である。この位置検 出装置1から出力される2相増減パルスの1カウントは、検出する移動量の分解 能を示している。従って、2相増減パルスは、工作機械がこの分解能分だけ相対 移動したとき、1カウント増減する。例えば、この位置検出装置1の分解能が1 μ mであれば、工作機械が 1 μ mプラス方向に移動すると、 2 相増減パルスは 1 カウント増加する。一方、1μmマイナス方向に移動すると、2相増減パルスは 1カウント減少する。このような2相増減パルスは、伝送する情報量が非常に少 なくてよく、グレイコードを用いて移動量を示すので、移動方向も明確に伝送す ることができる。そして、この位置検出装置1から移動位置情報として2相増減 パルスを取得した制御装置等は、このような2相増減パルスのカウント数を累積 加算(マイナス方向に移動したときには減算)することによって、工作機械の相 対移動量を検出することができる。

### [0020]

また、基準原点パルスは、工作機械の移動位置の基準点を示す情報であり、相対移動する工作機械の移動位置が基準位置にあるときに発生される。例えば、基準原点パルスは、直線移動する2部材からなる工作機械であれば、移動範囲の中心位置或いは端部位置で発生される。この位置検出装置1から移動位置情報として基準原点パルスを取得した制御装置等は、この基準原点パルスが発生されたと

きに、上記2相増減パルスの累積加算値を0にクリアし、この基準位置から2相増減パルスのカウント値の累積加算を行い、工作機械の移動位置を特定することができる。

[0021]

このように位置検出装置1では、工作機械の動作を制御する制御装置に、工作機械の移動位置情報を提供することができる。

[0022]

このような位置検出装置1の各構成要素の内容についてさらに詳細に説明する

[0023]

(スケール)

スケール2は、図3に示すように長尺状の形状をしている。このスケール2は、直線移動をする2部材の一方の部材、例えば、可動部に、その長手方向が2部材の移動方向に対して並行となるように取り付けられる。スケール2には、長手方向に沿って、所定の波長λで繰り返される磁気信号が、位置信号として記録されている。また、スケール2には、その長手方向の一カ所に例えば1波長ん分の磁気信号が、原点信号として記録されている。

[0024]

なお、スケール2は、移動位置を検出する工作機械の相対移動の内容に応じて、その形状が定まる。例えば、直線移動をする工作機械の移動位置を検出する場合には、スケール2は図3に示すような長尺状の形状をしていることが好ましいが、回転移動する部材の回転位置を検出する場合には、円板状の形状をしていることが好ましい。また、位置信号は、一定の波長で繰り返される周期信号であって、その相対移動方向に沿って記録されていれば、磁気信号に限らずどのような信号であってもよい。例えば、位置信号は、光学的に検出される信号であってもよい。また、例えば円板状のスケールを用いて回転移動位置を検出する場合であれば、位置信号の記録位置はスケールの円弧部分に記録されるのが一般的である。また、原点信号は、工作機械の移動位置の基準点を示す信号であり、工作機械の移動方向の1カ所に記録されていればよい。この原点信号も、磁気信号に限ら

ず、例えば、光学的に検出される信号であってもよい。また、この原点信号は、 図3に示す例では、位置信号に対して、丸棒状のスケール2の円周上の異なる位 置に記録しているが、記録波長を位置信号と異なるものとして、位置信号に重畳 して記録してもよい。

[0025]

(ヘッド部)

ヘッド部3は、図4に示すように、位置信号を検出する第1の位置検出ヘッド 15及び第2の位置検出ヘッド16と、原点信号を検出する原点検出ヘッド17 とを有している。このような各ヘッド15,16,17を有しているヘッド部3 は、直線移動をする2部材のうちスケール2が取り付けられていない部材、例えば、固定部に、取り付けられている。従って、2部材の直線移動に伴って、スケール2とヘッド部3とが相対移動することとなる。各ヘッド15,16,17は、例えばMRヘッドやコイルセンサ等の磁気信号を電気信号に変換する磁気ヘッドからなる。各ヘッド15,16,17は、それぞれ位置信号又は原点信号が検出できるような位置に固定されている。すなわち、スケール2が長手方向に直線移動したときに、このスケール2の長手方向に記録された位置信号が常に検出できるように、例えば、位置信号及び原点信号に対向する位置に、配置されている

[0026]

また、第1の位置検出ヘッド15と第2の位置検出ヘッド16とは、スケール2の長手方向すなわち工作機械の相対移動方向に、(m+1/4)λだけ離間して配置されている。λは、位置信号の波長であり、mは、整数である。位置信号が波長λの周期信号であるので、第2の位置検出ヘッド16からは、第1の位置検出ヘッド15から検出される信号に対して、1/4波長位相がずれた信号が検出される。

[0027]

従って、第1の位置検出ヘッド15からは、図5(A)に示すように、工作機 械の相対移動に伴い周期1で繰り返される正弦波信号が検出され、また、第2の 位置検出ヘッド16からは、図5(B)に示すように、工作機械の相対移動に伴 い周期2で繰り返され且つ第1の位置検出ヘッド15が検出する信号と1/4波 長位相がずれた正弦波信号が検出される。なお、以下、第1の位置検出ヘッド1 5が検出した信号を、SIN信号といい、第2の位置検出ヘッド16が検出した 信号をCOS信号という。

[0028]

また、原点検出ヘッド17は、スケール2の長手方向の1箇所に記録された原 点信号を検出することができれば、第1の位置検出ヘッド15及び第2の位置検 出ヘッド16に対して配置位置の位相ずれがあってもよい。

[0029]

このようなヘッド部3は、SIN信号を第1のアナログ/デジタル変換部4に供給し、COS信号を第2のアナログ/デジタル変換部5に供給する。また、ヘッド部3は、原点検出ヘッド17が検出した原点信号をパルス化して、出力パルス発生部11に供給する。

[0030]

なお、スケール2に光学的に位置信号及び原点信号が記録されている場合には、ヘッド3は、光学ヘッドを用いてこれらを検出することにより、図5 (A)及び図5 (B)に示すようなSIN信号及びCOS信号を出力し、また、原点信号を出力することができる。

[0031]

また、第1の位置検出ヘッド15と第2の位置検出ヘッド16とは、検出する信号に1/4波長の位相ずれが生じるように配置をしているが、この位置検出装置1では、後述する極座標変換部5により検出した2つの信号から位置信号の1周期における位置を角度で特定できればよいので、1/4波長のみならず他の位相値で位相ずれを生じるように配置してもよい。

[0032]

また、第1の位置検出ヘッド15及び第2の位置検出ヘッド16として、MR ヘッドを用いた場合、このMRヘッドが検出する位置信号の波長は、スケール2 に記録された位置信号の波長の1/2とすることもできる。このとき、MRヘッ ドを用いた場合には、スケール2に記録された位置信号の1/2の波長の周期信 号が、第1の位置検出ヘッド15及び第2の位置検出ヘッド16から出力される。なお、本装置においては、以下の処理で、この第1の位置検出ヘッド15及び第2の位置検出ヘッド16から出力される信号が、位置信号として用いられる。

[0033]

(アナログ/デジタル変換部)

第1のアナログ/デジタル変換部4は、ヘッド部3から供給されたSIN信号をデジタルデータに変換する。また、第2のアナログ/デジタル変換部5は、ヘッド部3から供給されたCOS信号をデジタルデータに変換する。これら第1のアナログ/デジタル変換部4及び第2のアナログ/デジタル変換部5のサンプリングクロックは、例えば、図示しないクロック発生装置から供給される。この第1のアナログ/デジタル変換部4及び第2のアナログ/デジタル変換部5に用いられるサンプリングクロックは、後述する極座標変換部6、PLLローパスフィルタ7、ノイズ検出部8、フィルタ制御部9、応答制限部10、出力パルス発生部11にも供給され、基準クロックとして参照される。なお、このサンプリングクロックは、第1のアナログ/デジタル変換部4及び第2のアナログ/デジタル変換部5の分解能分、すなわち、A/Dの量子化単位分、位置検出対象となる工作機械が直線移動するのに必要な時間よりも、充分に高い周波数のクロックであるものとする。例えば、位置検出対象となる工作機械がA/Dの量子化単位分移動するのに、最低1μ秒必要という仕様が定められていれば、それより充分高い周波数のサンプリングクロックであるものとする。

[0034]

このような第1のアナログ/デジタル変換部4及び第2のアナログ/デジタル変換部5は、SIN信号及びCOS信号をそれぞれ例えば10ビットのデジタルデータに変換して、極座標変換部6に供給する。なお、SIN信号をデジタルデータに変換した信号を、以下、SINデータといい、COS信号をデジタルデータに変換した信号を、以下、COSデータという。

[0035]

(極座標変換部)

極座標変換部6は、SINデータ及びCOSデータを極座標変換し、スケール

2に記録された位置信号の1波長λ内におけるスケール2とヘッド部3との相対 移動位置を示す振幅データ及び角度データとを生成する。

[0036]

すなわち、COSデータを横軸、SINデータを縦軸に取って、ベクトルを描くと、図6に示すような、スケール2とヘッド部3との相対移動方向に応じて左右方向に回転するリサージュ波形となる。このリサージュ波形は、1回転が位置信号の1波長入に対応しており、角度が位置信号の1波長内の絶対位置を示している。このことから、SINデータ及びCOSデータが極座標変換を行うことによって、1波長入内におけるスケール2とヘッド3との絶対位置を表すことができる。つまり、スケール2に記録された位置信号が周期信号であるので、その周期信号のレベルを極座標に変換することにより、1周期内の位置情報を示す角度データを生成することができる。

[0037]

極座標変換部6のブロック構成図を図7に示し、この極座標変換部6について 更に詳細に説明する。

[0038]

極座標変換部6は、象限分割部21と、第1のグレイコード化部22と、第2のグレイコード化部23と、極座標ROM24と、第1のグレイコード戻し部25と、第2のグレイコード戻し部26と、象限合成部27とを有している。

[0039]

象限分割部21には、SINデータ(10ビット)とCOSデータ(10ビット)とが供給される。象限分割部21は、SINデータ及びCOSデータに付けられている正負の符号(例えば最上位ビットの符号)に基づき生成される2ビットの象限指示データQIと、各象限のSINデータを第1象限相当のデータに変換した9ビットの第1象限SINデータRYと、各象限のCOSデータを第1象限相当のデータに変換した9ビットの第1象限COSデータRXとに分割する。象限分割部21は、象限指示データQIを象限合成部27に供給し、第1象限SINデータRYを第1のグレイコード化部22に供給し、第1象限COSデータRXを第2のグレイコード化部23に供給する。

#### [0040]

第1のグレイコード化部22は、第1象限SINデータRYをグレイコード化して、極座標ROM24に供給する。第2のグレイコード化部23は、第1象限COSデータRXをグレイコード化して、極座標ROM24に供給する。

### [0041]

極座標ROM24には、グレイコード化された第1象限SINデータRY及びグレイコード化された第1象限COSデータRXがアドレスとして記述された極座標変換テーブルが格納されている。この極座標変換テーブルには、グレイコード化された第1象限SINデータRY及びグレイコード化された第1象限COSデータRXに対応した、振幅データLI及び第1象限(0°~90°)の角度データPIが記述されている。振幅データLI及び第1象限の角度データPIは、それぞれグレイコード化されて極座標ROMに格納されている。

### [0042]

極座標変換テーブルには、第1象限内の角度データが10ビット、振幅データが6ビットの全16ビットのデータが格納されている。角度データは、図8に示すように、0°~90°を、90°/1024単位で分割して表したデータである。また、振幅データは、図9に示すように、SIN軸上或いはCOS軸上の最大振幅時(SINデータ=511且つCOSデータ=0のとき、或いは、SINデータ=0且つCOSデータ=511のとき)の振幅を56で分割して表したデータである。振幅データは、6ビットであるので、0~63まで表現が可能であるが、ノイズや歪みにより検出した測定値が理論値よりも大きくなることがあるので、その理論値より大きくなる場合を考慮して表現範囲にマージンを設けている。なお、測定した振幅値が63以上になる場合には、全て63にクリップしている。

#### [0043]

極座標ROM24は、極座標変換テーブルを参照して極座標変換し、入力された第1象限SINデータRY及び第1象限COSデータRXに対応したグレイコード化した角度データ及び振幅データを出力する。極座標ROM24は、振幅データを第1のグレイコード戻し部25に供給し、角度データを第2のグレイコー

ド戻し部26に供給する。

[0044]

第1のグレイコード戻し部25は、極座標ROM24から供給された振幅データLIのグレイコードを戻し、通常のコードの振幅データLIに変換する。第2のグレイコード戻し部25は、極座標ROM24から供給された第1象限の角度データPIのグレイコードを戻し、通常のコードの第1象限の角度データPIに変換する。

[0045]

ここで、第1象限SINデータRY及び第1象限COSデータRXから、振幅 データLI及び第1象限の角度データPIへの変換関数は、即ち、極座標ROM 24とその前後のグレイコード変換を含めた関数は、以下のようになる。

[0046]

 $PI = tan^{-1} \{RY/RX\} *1024/90$ 

 $LI=56[(\sqrt{\{(RY/511)^2+(RX/511)^2\}}]$  但し63以上の値は63にクリップ。

[0047]

象限合成部27は、10ビットの第1象限角度データPIの更に上位ビットとして、象限分割部21で生成した象限指示データQIを付加して、合計12ビットの全周の角度データとする。

[0048]

このように極座標変換部6は、SINデータ及びCOSデータを極座標変換して、12ビットの全周(0°~360°)の角度データPI及び6ビットの振幅データLIを生成する。この極座標変換部6により生成された全周の角度データPIは、PLLローパスフィルタ7に供給され、振幅データLIは、ノイズ検出部8に供給される。

[0049]

以上のように極座標変換部6では、極座標ROM24が第1象限に対応する極 座標変換テーブルしか格納していないため、4象限分のデータを全て格納するこ となく、容量を減らしている。 [0050]

また、極座標ROM24には、アドレスとして入力される第1象限SINデータ及び第1象限COSデータと、出力する角度データ及び振幅データとを、グレイコード化して格納している。ここで、スケール2から取得した位置情報であるSINデータ及びCOSデータ、及び、このSINデータ及びCOSデータを極座標変換した角度データ及び振幅データは、A/Dのサンプリング周波数が充分高いため、ノイズが発生した場合を除き、スケール2とヘッド部3との相対移動に伴い必ず連続的に変換する。そのため、隣接するコード間で必ずビット変化が1つしかないグレイコードを採用することによって、メモリアクセス時においてバスライン上のビット変化が少なくなり大幅にスパイクノイズを抑えることができ、ノイズに起因する精度劣化を防止することができる。例えば、グレイコード化しない場合に比べて、スパイクノイズを平均1/2にすることができる。最大のビット変化が生じる位置ではビット数分の1に少なくすることができる。

[0051]

(PLLローパスフィルタ)

PLLローパスフィルタ7は、極座標変換部6により変換された角度データPIに対して、高域周波数成分を除去するローパスフィルタリング処理を行う。このPLLローパスフィルタ7は、入出力の位相誤差を求め、この位相誤差が0となるようにフィードバック制御してフィルタリングを行う。すなわち、PLLローパスフィルタ7は、PLL (Phase Locked Loop) 回路構成と類似した回路構成となる。

[0052]

このような P L L ローパスフィルタ 7 の構成を図 1 0 に示し、この動作原理に ついて説明する。

[0053]

PLLローパスフィルタ7は、この図10に示すように、位相比較器31と、 第1の増幅器32と、第2の増幅器33と、位相誤差積分器34と、加算器35 と、VCO (Voltage Controlled Oscillator) 36とを有している。 [0054]

このPLLローパスフィルタ7では、極座標変換部6により生成された全周(0°~360°)範囲の角度データPIが入力され、この角度データPIを平滑化した平滑角度データPFが出力される。

[0055]

位相比較器31には、全周の角度データPIが入力されるとともに、出力する 平滑角度データPFがフィードバックされて入力される。位相比較器31は、角 度データPIと平滑角度データPFとの位相誤差を求め、位相誤差信号PEを生 成する。位相比較器31は、生成した位相誤差信号PEを第1の増幅器32に供 給する。

[0056]

第1の増幅器32は、位相誤差信号PEを所定のゲイン(G<sub>1</sub>)で増幅し、増幅した位相誤差信号PEを、第2の増幅器33及び加算器35に供給する。

[0057]

第2の増幅器32は、第1の増幅器32で増幅された位相誤差信号PEをさらに所定のゲイン(G<sub>2</sub>)で増幅して、増幅した位相誤差信号PEを位相誤差積分器34に供給する。

[0058]

なお、このPLLローパスフィルタ7をデジタル回路で構成した場合には、上 記第1の増幅器32及び第2の増幅器33は、乗算器で構成される。

[0059]

位相誤差積分器34は、位相誤差信号PEに対して積分を行って平滑化し、速度偏差信号VELを生成する。位相誤差積分器34は、生成した速度偏差信号VELを加算器35に供給する。

[0060]

加算器35は、第1の増幅器32から供給された位相誤差信号PEと、位相誤差積分器34から供給された速度偏差信号VELを加算して、周波数制御電圧信号FSを生成する。加算器35は、生成した周波数制御電圧信号FSをVCO36に供給する。

[0061]

VCO36は、周波数制御電圧信号FSが0となるように周波数が制御された周波数データを、平滑角度データPFとして出力する。すなわち、VCO36は、位相誤差信号PE及びこの位相誤差信号PEを積分した速度偏差信号VELが0となるような周波数の信号を出力する。このVCO36は、入力信号に対して周波数及び位相が一致するような周期信号を発生する電圧制御発振器である。このVCO36は、出力信号の周波数0を中心周波数として動作する電圧制御発振器である。

[0062]

このような構成のPLLローパスフィルタ7では、第1の増幅器32から加算器35を介して位相誤差信号PEをVCO36に供給する1次ループと、位相誤差信号PEを積分した速度偏差信号VELを加算器35を介してVCO36に供給する2次ループとによりループフィルタを形成して入力信号と出力信号の周波数と位相のロックをしている。

[0063]

1次ループでは、位相誤差が0を目指すように、負帰還制御がされる。しかしながら、定常速度で角度データPIが変化している場合、すなわち、工作機械が定常速度で移動している場合、この1次ループのみでは、図11に示すように、その速度に比例した位相誤差が発生する。そのため、このPLLローパスフィルタ7では、2次ループを設けて、位相誤差PEをさらに積分して速度偏差信号VELを生成し、この速度偏差信号VELも0を目指すように、負帰還制御がされる。PLLローパスフィルタ7では、この1次ループ及び2次ループにより、図12に示すように、出力信号である平滑角度データPFが、入力信号である角度データPIを平均的にトレースするようになりこの角度データPIのローパスフィルタ出力となる。

[0064]

また、第1の増幅器32のゲインを変えると、1次ループのフィードバックゲインを制御することができ、第2の増幅器33のゲインを変えると、2次ループのフィードバックゲインを制御することができる。このフィードバックゲインを

変えることにより、ローパスフィルタのカットオフ周波数を変えることができる

[0065]

一般に、フィイードバック系の閉ループ応答特性Gcは、図13に示すような 、回路構成となり、Aをフォワードゲイン、Bをフィードバックゲインとすると

Gc = A / (1 + AB)

で表される。このときの応答特性は、例えば、A=1/(1+S), B=定数であるとすると、図14に示すようになる。なお、Sはラプラス演算子である。

[0066]

ここで、PLLローパスフィルタ7のノイズ抑圧特性を、上記フィードバック 系の閉ループ応答特性Gcに当てはめて考えると、

$$A = G_1 (1 + G_2/S)/S$$

B = 1

となる。なお、 $G_1$ は、第1の増幅器32のゲインであり、 $G_2$ は、第2の増幅器33のゲインである。従って、このPLLローパスフィルタ7のノイズ抑圧特性は、カットオフ周波数が $fc_1=G_1$ fs $/2\pi$ とされた図15に示すような特性となる。従って、PLLローパスフィルタ7は、カットオフ周波数 $fc_1$ 以下の低周波領域では角度データPIに追従し、カットオフ周波数 $fc_1$ 以上の高周波領域のノイズには追従しないローパスフィルタ特性が得られる。

[0067]

また、PLLローパスフィルタ7の角度変動に対する残留位相誤差特性を上記フィードバック系の閉ループ応答特性Gcに当てはめて考えると、

A = 1

 $B = G_1 (1 + G_2/S)/S$ 

となる。従って、PLLローパスフィルタ 7 の角度変動に対する残留位相誤差特性は、図16に示すような特性となる。従って、PLLローパスフィルタ 7 は、カットオフ周波数  $fc_1$ 以上の高域波領域では角度データ PI の角度変動がそのまま出力されるが、カットオフ周波数  $fc_1$ 以下の低周波領域ではその角度変動

が減衰し、入力される角度データPIの変動に精度良く追従する特性が得られる

[0068]

さらに、PLLローパスフィルタ7の速度変動に対する残留位相誤差特性を考える。この場合、角度変動は速度変動の積分であるから、PLLローパスフィルタ7の速度変動に対する残留位相誤差特性は、図16に示したグラフを積分した図17に示すような特性となる。この図17に示すように、速度変動に対する残留位相誤差特性は、高周波領域ではもともと速度変動による角度変化は少なく、低周波領域ではフィードバックにより残留誤差が少なくなり、特にDC領域では残留誤差が0となる。このことから、このPLLローパスフィルタ7では、静止状態を含めて定常速度で移動中は残留誤差が0となる。

[0069]

ところで、このようなPLLローパスフィルタ7は、全ての処理がデジタルデータで行われる。そのため、本装置では、図18に示すようなデジタル回路で構成したものが用いられる。

[0070]

以下、デジタル回路で構成したPLLローパスフィルタ7について説明する。なお、デジタル回路で構成されたPLLローパスフィルタ7では、上記位相誤差信号PEがデジタルデータである位相誤差データPEとされ、速度偏差信号VELが速度偏差データVELとなるものとする。

[0071]

PLLローパスフィルタ7をデジタル回路で構成した場合、位相比較器31は、減算回路で構成される。また、位相誤差積分器34は、フリップフロップ回路34aと加算器34bとからなるアキュムレータ(累積加算器)で構成される。 VCO36も、フリップフロップ回路36aと加算器36bとからなるアキュムレータで構成され、周波数制御電圧信号FSの代わりに周波数制御コードFCを累積加算することにより、平滑角度データPFを出力する。

[0072]

第1の増幅器 3201 次ゲイン $G_1$ 及び第20 増幅器 3302 次ゲイン $G_2$ は、

その値が後述するフィルタ制御部9により制御される。

### [0073]

位相誤差積分器34のフリップフロップ回路34a及びVCO36のフリップフロップ回路36aは、ともに第1のアナログ/デジタル変換部4及び第2のアナログ/デジタル変換部5のサンプリングクロック (Z<sup>-1</sup>) により動作する。そのため、位相誤差積分34及びVCO36は、第1のアナログ/デジタル変換部4等の1サンプル毎にデータを累積加算していく。

## [0074]

また、デジタル回路で構成したPLLローパスフィルタ7は、位相比較器31と第1の増幅器32との間に設けられたガード回路37を有している。このガード回路37は、後述するフィルタ制御部9で、第1の増幅器32及び第2の増幅器33のゲインを制御するため、位相誤差データPEが、±45°以上となると、位相誤差を±45°にクリップするとともに、位相誤差オーバー信号CLPを出力する。

#### [0075]

また、デジタル回路で構成したPLLローパスフィルタ7は、平滑角度データPFの出力端子とVCO36との間に設けられた加算器38と、速度偏差データVELを増幅する第3の増幅器39とを有している。第3の増幅器39は、所定のゲインで速度偏差データVELを増幅し、増幅した速度偏差データVELを加算器38に供給する。加算器38は、VCO36から出力された出力データVCOと、第3の増幅器39から供給された所定のゲインで増幅された速度偏差データVELとを加算する。このように、速度偏差成分を出力データに加算することによって、VCO36の出力から最終出力(本装置においては出力パルス発生部11からの出力)までに発生する遅延分を補正した出力データを得ることができる。なお、位相比較器31には、速度偏差データを加算する前のVCO36の出力データVCOがフィードバックされる。なお、この第3の増幅器39は、デジタル回路で構成されるので、第1の増幅器32及び第2の増幅器33と同様に、乗算器で構成される。

[0076]

以上のようなPLLローパスフィルタ7は、入力された角度データPIをフィルタリングした平滑角度データPFを応答制限部10に供給する。また、PLLローパスフィルタ7は、フィルタリング処理中に生成される位相誤差データPEをノイズ検出部8に供給し、クリップ信号CLPをフィルタ制御部9に供給する

## [0077]

また、PLLローパスフィルタ7は、第1の増幅器32のゲイン(1次ゲイン  $G_1$ )、第2の増幅器33のゲイン(2次ゲイン $G_2$ )、第3の増幅器39のゲイン (フィードバックゲイン $G_F$ )が、フィルタ制御部9により制御される。また、位相誤差積分器34のフリップフロップ34aには、速度クリア信号VCLRが、フィルタ制御部9から供給される。この速度クリア信号VCLRが供給されると、フリップフロップ34aは、内部に格納しているデータをクリアする。

## [0078]

以上のようなPLLローパスフィルタ7では、入出力の位相誤差を求めて、この位相誤差を0とするように入出力間をロックするPLLタイプのIIR (Infinite Impulse Response) 構成となっているので、0°~360°の角度範囲を何周期にも亘って繰り返すモジュロ位相の角度データに対して、ローパスフィルタリングを行うことができる。すなわち、何周期に亘って繰り返されても位相誤差が±180°以内でしか変化せず、その位相誤差に対してフィルタリングを行うので、角度データを平滑化することができる。例えば、図19(A)に示すような、0°~360°の角度範囲で繰り返される角度データPIに対して発生する、図19(B)に示すような±180°範囲以内の位相誤差データPEを0にするので、鋸波状の波形をなまらせることなく平滑化した平滑角度データPFを出力することができる。さらに、PLLローパスフィルタ7を用いることにより、位置検出装置1では、極座標変換をした後にフィルタリングをすることができるので、フィルタ回路を1系統とすることができ、回路規模を小さくすることができる。

[0079]

また、通常、フィルタリングの精度を向上させるには、ローパスフィルタのカットオフ周波数を $1/n^2$ に下げなければならない。例えば、FIR (Finite Im pules Response) フィルタで構成したローパスフィルタでカットオフ周波数を $1/n^2$ に下げるには、そのタップ数を $n^2$ 倍に増やす必要があり、回路規模が非常に大きくなってしまう。しかしながら、PLLローパスフィルタ7は、IIR構成であるので、フィードバック係数を $1/n^2$ とし、ビット数を1次ゲインで2nビット、2次ゲインで4nビット増加するのみでカットオフ周波数を $1/n_2$ に下げることができるので、わずかな回路規模の増加で精度を向上させることができる。

[0080]

また、PLLローパスフィルタ7は、フィードバックゲインを変えるだけで、 精度やカットオフ周波数を変えることができ、さらに、フィードバックゲインを 不連続に変えても、出力が不連続にならない。そのため、入出力の状況や位相誤 差の状況、外部からの情報等に基づき、容易に適応制御をすることができる。

[0081]

また、PLLローパスフィルタ7を用いることにより、極座標変換をした後に、フィルタリングを行うので、ヘッド部3の出力ノイズ、A/D変換の量子化ノイズのみならず、極座標変換部6の極座標変換テーブルでの量子化ノイズも除去することができるので、精度が高く、また、極座標変換テーブルを小規模にすることができる。さらに、量子化誤差によるジッタが減少するので、許容最高速度が向上する。

[0082]

また、極座標変換テーブルでの量子化ノイズの影響が除去されるのでデータの 脱落が生じず、さらに、大きな外来ノイズが生じても、PLLのロックが外れな い限りは、その誤差が一時的なものでとどまり、誤差が累積していくことがない

[0083]

(ノイズ検出部)

ノイズ検出部8は、極座標変換部6から供給された振幅データLI及びPLLローパスフィルタ7から供給された位相誤差データPEに基づき、PLLローパスフィルタ7に入力される角度データPIにノイズが含まれているかどうかを検出する処理を行う。

[0084]

このノイズ検出部8は、図20に示すように、第1から第4のコンパレータ4 0,41,42,43と、変化量検出回路44と、絶対値変換回路45と、OR 回路46とを備えている。

[0085]

第1のコンパレータ40には、振幅データLIと、振幅上限値LUとが入力される。第1のコンパレータ40は、振幅データLIが振幅上限値LUより大きくなったときに(LI>LU)、オン信号をOR回路46に供給する。

[0086]

第2のコンパレータ41には、振幅データLIと、振幅下限値LLとが入力される。第2のコンパレータ41は、振幅データLIが、振幅下限値LLより小さくなったときに(LI<LL)、オン信号をOR回路46に供給する。

[0087]

第3のコンパレータ42には、変化量検出回路44からの出力される変化量データの絶対値と、振幅変化上限値DUとが入力される。変化量検出回路44は、振幅データLIを1サンプル分ラッチするラッチ回路47と、振幅データLIからラッチ回路47がラッチしているデータを減算する減算器48と、減算器48からの出力データを絶対値に変換する絶対値変換回路49とからなる。ラッチ回路47は、第1のアナログ/デジタル変換部4及び第2のアナログ/デジタル変換部5のサンプリングクロックで動作をする。このような変化量検出回路44は、入力された振幅データLIの1クロック前のデータからの変化量を検出して、振幅データLIの変化量データDIを求め、この変化量データDIの絶対値を出力する。第3のコンパレータ42は、この変化量データDIの絶対値が、振幅変化上限値DUよりも大きくなったときに(|DI|>DU)、オン信号をOR回路46に供給する。

[0088]

第4のコンパレータ43には、絶対値変換回路45により絶対値に変換された 位相誤差データPEと、位相誤差上限値PUとが入力される。第4のコンパレー タ43は、位相誤差データPEの絶対値が、位相誤差上限値PUよりも大きくな ったときに(|PE|>PU)、オン信号をOR回路46に供給する。

[0089]

OR回路46は、第1から第4のコンパレータ40~43のいずれかからオン信号が供給されると、内部ノイズ検出信号NDIを出力する。

[0090]

ノイズ検出部8は、OR回路46から出力される内部ノイズ検出信号NDIを、フィルタ制御部9に供給する。

[0091]

このようなノイズ検出部8では、極座標変換をする際に角度データPIとともに生成された振幅データLIが、ある所定値よりも過大入力であるか、ある所定値よりも過小入力であるか、或いは、その変化量がある所定値よりも過大であるかを判断し、その角度データPIがノイズであるかどうかを検出する。また、その角度データPIの位相誤差PEが、ある一定範囲以上となっているかどうかを判断し、範囲外である場合にはノイズとして検出する。

[0092]

(フィルタ制御部9)

フィルタ制御部9は、PLLローパスフィルタ7に対して、初期化、外来ノイズの抑圧、過負荷時のカットオフアップ、定常時のカットオフダウン、ゲインの連動処理の制御を行う。

[0093]

フィルタ制御部9は、図21に示すように、PLLローパスフィルタ7のループゲインを決定する標準カットオフ信号CO、電源投入時又は再測定動作開始時等の供給される強制スルー信号TH、PLLローパスフィルタ7から供給される位相誤差オーバー信号CLP、後述する応答制限部10からフィードバックされるヒステリシス範囲内信号IH、ノイズ検出部8により生成された内部ノイズ検

出信号NDI、本装置外部から供給される外部ノイズ信号NDOに影響時間分の リトリガブルモノマルチバイブレータを通した信号が入力される。

## [0094]

フィルタ制御部9は、ゲイン加算器50と、ゲイン減算器51と、1次ゲイン 変換部52と、2次ゲイン変換部53と、飽和検出部54と、セトリング検出部 55と、1次ゲインマスク部56と、2次ゲインマスク部57と、OR回路59 と、TN時限マスク部60と、リトリガブルモノマルチバイブレータ61とを有 している。

#### [0095]

標準カットオフ信号COは、PLLローパスフィルタ7の1次ループ及び2次ループの標準カットオフ周波数の設定値であり、図示しないコントローラ等から供給される。この標準カットオフ信号COは、ゲイン加算器50及びゲイン減算器51を介して、1次ゲイン変換部52及び2次ゲイン変換部53に供給される

#### [0096]

飽和検出部54には、PLLローパスフィルタ7から供給された位相誤差オーバー信号CLPが供給される。位相誤差オーバー信号CLPは、PLLローパスフィルタ7のガード回路37から供給される信号で、位相誤差データPEが±45°を越えると供給される。飽和検出部54は、この位相誤差オーバー信号CLPが所定時間(TU時間)連続して検出されると、その後位相誤差オーバ信号CLPが検出されなくなるまでゲインアップ信号GUを出力する。このゲインアップ信号GUは、ゲイン加算器50に供給される。ゲイン加算器50は、このゲインアップ信号GUを標準カットオフ信号COに加算する。

#### [0097]

セトリング検出部55には、後述する応答制限部10からフィードバックされるヒステリシス範囲内信号IHが供給される。このヒステリシス範囲内信号IH は、PLLローパスフィルタ7から出力される平滑角度データPFの変化量が微小であるため応答制限がされ、出力データに変動が生じていないことを示す信号である。つまり、スケール2とヘッド部3とが相対移動をしていないとみなして

いる状態を示す信号である。セトリング検出部55は、このヒステリシス範囲内信号IHが所定時間(TD時間)連続して検出されると、その後ヒステリシス範囲内信号IHが検出されなくなるまでゲインダウン信号GDを出力する。このゲインダウン信号GDは、ゲイン減算器51に供給される。ゲイン減算器51は、このゲインダウン信号GDを標準カットオフ信号COから減算する。

[0098]

1次ゲイン変換部 52は、PLLローパスフィルタ 7 の第 1 の増幅器 32に供給する 1 次ゲイン $G_1$ を、ゲイン減算器 51 から供給された信号に基づき演算して求める。この 1 次ゲイン変換部 52 は、以下の式を演算することにより 1 次ゲイン $G_1$ を求める。

[0099]

 $G_1 = f_1 (CO + GU - GD)$ 

ここで、 $\mathbf{f}_1$ ( $\mathbf{x}$ )は、指数関数で、 $\mathbf{x}$ が1増加する毎に2倍となるような関数である。

[0100]

2次ゲイン変換部 5 3 は、PLLローパスフィルタ 7 の第 2 の増幅器 3 3 に供給する 2次ゲイン $G_2$ を、ゲイン減算器 5 1 から供給された信号に基づき演算して求める。この 2次ゲイン変換部 5 3 は、以下の式を演算することにより 2次ゲイン $G_1$ を求める。

[0101]

 $G_2 = f_2 (CO + GU - GD)$ 

ここで、 $f_2(x)$  は、指数関数で、x が 1 増加する毎に 2 倍となるような関数である。

[0102]

このように、PLLローパスフィルタ7の1次ループのフィードバックゲイン 及び2次ループのフィードバックゲインは、標準カットオフ信号等に基づき連動 して設定がされる。

[0103]

1次ゲイン変換部 5 2から出力された 1 次ゲイン $G_1$ は、 1 次ゲインマスク部

56を介して、PLLローパスフィルタ7の第1の増幅器32に供給される。また、2次ゲイン変換部53から出力された2次ゲインG<sub>2</sub>は、2次ゲインマスク部57を介して、PLLローパスフィルタ7の第2の増幅器33に供給される。

### [0104]

OR回路59には、内部ノイズ検出信号NDI及びリトリガブルモノマルチバイブレータ61を通った外部ノイズ信号NDOが供給される。内部ノイズ検出信号NDIは、上述したノイズ検出部8から供給される信号である。また、外部ノイズ信号NDOは、本装置の外部によりノイズが検出されたときに供給される信号である。OR回路59は、いずれかの信号が入力されると、ノイズ検出信号NDを、TN時限マスク部60に供給する。

### [0105]

TN時限マスク部60は、OR回路59からノイズ検出信号が供給されると、 ノイズマスク信号NDを発生し、このノイズ検出信号を所定時間(TN時間)連 続して検出すると、ノイズマスク信号NDをオフする。すなわち、TN時間以上 連続してノイズマスク信号NDを出力しない。

#### [0106]

1次ゲインマスク部56には、強制スルー信号TH及びノイズマスク信号NMが入力される。1次ゲインマスク部56は、これら2つの信号が供給されないときには、1次ゲイン変換部52から供給された1次ゲイン $G_1$ をそのまま出力する。1次ゲインマスク部56は、強制スルー信号THが供給されたときには、1次ゲイン $G_1$ を強制的に1サイクル分だけ1として出力する。また、1次ゲインマスク部56は、ノイズマスク信号NDが供給されたときには、1次ゲインG2を強制的に0として出力する。

#### [0107]

マスク部57は、ノイズマスク信号NDが供給されたときには、1次ゲインG2 を強制的に0として出力する。

## [0108]

つぎに、フィルタ制御部9の処理タイミングについて、図22に示すタイミングチャートを用いて説明する。

### [0109]

まず、図22(A)に示すようなタイミングでフィルタ制御部9に強制スルー信号THが入力されると、図22(G)に示すように1次ゲインマスク回路56が1次ゲインG1を強制的に1とし、図22(H)に示すように2次ゲインマスク回路57が2次ゲインG2を強制的に0とする。また、フィルタ制御部9は、この強制スルー信号THが入力されると、速度クリア信号VCLRを出力する。このため、PLLローパスフィルタ7では、1次ループのフィードバックゲインを決定する第1の増幅器32のゲインが1とされる。また、2次ループのフィードバックゲインを決定する第2の増幅器33のゲインが0とされ、且つ、速度クリア信号VCLRにより速度偏差データVELが0とされる。従って、PLLローパスフィルタ7では、入力された角度データPIを直接VCO36にロードすることができ、入力された角度データPIをであま出力する状態、すなわち、位相誤差が全くない状態とすることができる。

#### [0110]

例えば、電源投入直後や再測定動作開始時等におけるPLLの初期引き込み動作時においては、入出力の位相誤差が大きく、最悪180°となってしまう場合がある。このように位相誤差が大きい場合、PLLローパスフィルタ7が安定動作をするまで長時間の時間経過を要する。そのため、電源投入直後や再測定動作開始時において、強制スルー信号THをフィルタ制御部9に入力し、PLLローパスフィルタ7の入出力角度データの位相誤差を強制的に0とすることによって、PLLローパスフィルタ7のVCO36がノイズ成分及び量子化誤差成分による位相誤差しか無い状態から、PLLの引き込みを開始することが可能となり、安定動作をするまでの時間を大幅に短縮することができる。

### [0111]

また、図22(B)に示すようなタイミングでノイズ検出信号NDが入力されると、図22(G)及び図22(H)に示すように1次ゲインマスク回路56及び2次ゲインマスク回路57が、1次ゲインG<sub>1</sub>及び2次ゲインG<sub>2</sub>を強制的に0とする。そのため、ノイズによるPLLローパスフィルタ7の暴れを防ぐことができる。但し、ループフィルタのフィードバックゲインが0の状態は、制御系をオープンループの状態とするので、長時間連続すると、入力される角度データPIの変化に追従できなくなる。従って、ノイズが検出された場合であっても、そのノイズが所定時間(TN時間)以上連続する場合には、フィードバックゲインを元に戻すようにする。

### [0112]

また、図22 (C) に示すようなタイミングでヒステリシス範囲内信号 I Hが入力され、このヒステリシス範囲内信号 I Hが所定時間(T D時間)以上連続すると、図22 (F) に示すように、ゲインダウン信号G Dを出力する。このゲインダウン信号G Dが出力されると、図22 (G) 及び図22 (H) に示すように、そのときのカットオフ周波数(1次ゲインG<sub>1</sub>及び2次ゲインG<sub>2</sub>)が通常の1/2となり、P L L ローパスフィルタ7の出力ノイズが1/√2に減少する。従って、P L L ローパスフィルタ7から出力される平滑角度データP F の変動がさらに抑えられ、安定してヒステリシス範囲内にとどまることができる。なお、角度データに変動が生じ、その変動がヒステリシス範囲内を逸脱した場合には、元のカットオフ周波数に戻り、応答性を確保するようにする。

## [0113]

また、図22(D)に示すようなタイミングで位相誤差オーバー信号CLPが入力され、PLLローパスフィルタ7の位相誤差が $\pm 45^\circ$ 以上となり、その位相誤差が $45^\circ$ 以上の状態が所定時間(TU時間)以上続く場合、位相誤差が飽和状態であると判断し、図22(E)に示すように、ゲインアップ信号GUを出力する。このゲインアップ信号GUが出力されると、図22(G)及び図22(H)に示すように、そのときのカットオフ周波数(1次ゲイン $G_1$ 及び2次ゲイン $G_2$ )が通常の2倍となり、PLLローパスフィルタ7の応答速度が2倍に上

がる。このため、位相誤差が大きい場合には、高速追従をさせることができる。

[0114]

(応答制限部)

応答制限部10には、平滑化された角度データである平滑角度データPFが、 PLLローパスフィルタ7から供給される。応答制限部10は、この平滑角度データPFの瞬間的な応答速度(スルーレート及びヒステリシス)の制限を行い、 応答制限を行った応答制限角度データPHを出力する。

[0115]

平滑角度データPFは、ノイズや量子化誤差、衝撃、振動等が発生したとき、 瞬間的に変化量が大きくなる場合がある。このような場合、本装置から最終的に 出力される2相増減パルスは本来1カウント毎にカウントされなければならない が、例えば、パルスが1カウント分以上飛び越され、カウント値の順序が破綻し てしまう可能性がある。そのため、この応答制限部10では、平滑角度データP Fの変化量が一定以上となったときにその変化量をクリップする制限(スルーレート制限)を行う。

[0116]

また、平滑角度データPFは、同様にノイズや量子化誤差、微小な振動等が発生したとき、本来は本装置の測定対象である工作機械が静止しているのにも関わらず、即ち、本来平滑角度データPFの変化が無いのにも関わらず、平滑角度データPFが変化してしまう場合がある。そのため、この応答制限部10では、平滑角度データPFのが微小変化しかしていない場合には、その変化量を0に制限する不感帯(ヒステリシス)を設けるとともに、それ以外の部分ではこのヒステリシス分だけ変化を遅らせる制限を行う。

[0117]

図23に、応答制限部10の回路構成例を示す。

[0118]

応答制限部10には、PLLローパスフィルタ7から出力された平滑角度データPFと、ヒステリシス量Hysと、出力分割数Divと、許容最小出力パルス時間差PWと、最大スルーレート量SRmaxとが入力される。

[0119]

ヒステリシス量Hysは、平滑角度データPFの変化量の不感帯幅を示した量である。ヒステリシスは、変化量0を中心として、プラス方向及びマイナス方向に設けられる。そのため、このヒステリシス量Hysは、変化量の絶対値で示された値が入力される。

[0120]

出力分割数Divは、スケール2に記録された位置信号の1周期2分工作機械が移動したときに発生される2相増減パルスのカウント数である。すなわち、本装置の分解能を決定する数値である。例えば、40分割、100分割、360分割、1000分割、といった分割数となる。

[0121]

許容最小出力パルス時間差 P W は、2 相増減パルスがカウントアップ或いはカウントダウンされるときに許容される最小の時間幅である。

[0122]

最大スルーレート量SRmaxは、スルーレートの最大値を規定する値である

[0123]

この応答制限部10は、第1の減算器70と、絶対値変換回路71と、第2の減算器72と、マルチプレクサ73と、スルーレート生成回路74と、比較器75と、絶対値逆変換回路76と、加算器77と、ラッチ78とを有している。

[0124]

第1の減算器70には、平滑角度データPFが入力されるとともに、ラッチ78から出力される応答制限角度データPHがフィードバックされて入力される。 第1の減算器70は、平滑角度データPFから応答制限角度データPHを減算し、入力データと出力データの変化量を示す変化量データAPFを求める。

[0125]

絶対値変換回路71は、第1の減算器70により求められた変化量データΔP Fを絶対値に変換するとともに、その極性情報を絶対値逆変換回路76に供給する。 [0126]

第2の減算器72には、絶対値変換回路71により求められた変化量データの 絶対値 | ΔPF | と、ヒステリシス量Hysが入力される。第2の減算器72は 、変化量データの絶対値 | ΔPF | からヒステリシス量Hysを減算して、減算 値AHを求める。第2の減算器72は、求めた減算値AHをマルチプレクサ73 及び比較器75に供給する。

[0127]

スルーレート生成回路74には、出力分割数Divと、許容最小出力パルス時間差PWと、最大スルーレート値SRmaxとが入力される。スルーレート生成回路74は、以下の演算を行い、制限スルーレート値SRを生成する。

[0128]

SR=k/(PW\*Div) kは定数

だだし、k / (PW\*Div) が SRmax以上のときには、以下のような制限スルーレート値 SRとする。

[0129]

SR = SRmax

スルーレート生成回路74は、生成した制限スルーレート値SRを、マルチプレクサ73及び比較器75に供給する。

[0130]

マルチプレクサ73は、0、減算値AH、制限スルーレート値SRの3つの信号が入力される。マルチプレクサ73は、比較器75の制御に従い、これら3つの信号のいずれかを選択して出力する。マルチプレクサ73からの出力は、応答制限値AMとして絶対値逆変換回路76に供給される。

[0131]

比較器 7 5 には、 0、減算値 A H、制限スルーレート値 S R が入力される。比較器 7 5 は、減算値 A H と、 0 及び制限スルーレート S R とを比較し、マルチプレクサ 7 3 に制御信号を供給する。マルチプレクサ 7 3 は、比較器 7 3 の制御に従い以下のような動作を行う。

[0132]

AH<0のとき、 AM=0

AH>SRのとき、 AM=SR

0≦AH≦SRのとき、AM=AH

このマルチプレクサ73により生成された応答制限値AMは、絶対値逆変換回路76に供給される。

[0133]

絶対値逆変換回路76は、供給された応答制限値AMに、絶対値変換回路71 から送られた極性情報を付加し、応答制限角度データの変化量データΔPHを生成する。

[0134]

このように生成された応答性制限角度データの変化量データムPHは、入力された平滑角度データの変化量データムPFに対して、図24に示すような、ヒステリシス特性及びスルーレート特性を得ることができる。すなわち、一Hys<ムPF<+Hysの範囲が、出力が0となるヒステリシス範囲となる。また、ムPF<-(Hys+SR)或いはムPF>(Hys+SR)の範囲で、スルーレート制限がされ、出力がSRでクリップされる。それ以外の領域では、出力がヒステリシス量だけ遅延した状態で入力にリニア追従する。

[0135]

ラッチ回路78は、出力する応答制限角度データPHを、1クロック分ラッチする。このラッチ回路78には、第1のアナログ/デジタル変換部4のサンプリングクロックが入力される。

[0136]

加算器 7 7 には、絶対値逆変換回路 7 6 により生成された応答制限角度データの変化量データ  $\Delta$  PHと、ラッチ回路 7 8 からフィードバックされた 1 クロック前の応答角度データ PHとが入力される。加算器 7 7 は、この変化量データ  $\Delta$  PHと、1 クロック前の応答角度データ PHとを加算して、応答角度データ PHとしてラッチ回路 7 8 に格納する。

#### [0137]

なお、平滑角度データPFの変化量が少なくヒステリシス範囲内にある場合、ヒステリシス範囲内信号IHを、フィルタ制御部9にフィードバックする。フィルタ制御部9は、上述したように、平滑角度データPFの変化量が少なくヒステリシス範囲内にあるときには、PLLローパスフィルタ7のフィードバックゲインを下げて、出力ノイズを減少される。

#### [0138]

以上のように応答制限部10では、入力された平滑角度データPFに対してスルーレート制限を行うことにより、ノイズや量子化誤差、衝撃、振動等による一時的な許容速度の増加を制限し、本装置から出力する2相増減パルスのカウント値の脱落や順序の破綻、許容範囲よりも狭い時間幅のパルスの発生等を防ぐことができる。また、この応答制限部10では、入力された平滑角度データPFに対してヒステリシスを設けることにより、静止や静止に近い状態のときに、即ち、本来入力角度データPFに変化が生じないときに、ノイズ等による2相増減パルスの変動やプラスマイナスの揺れを防ぐことができる。また、この応答制限部10では、許容最小出力パルス時間差PW及び出力分割数Divの設定を行うことにより、自動的に最適なスルーレート制限値を設定することができ、人為的なミスを防止し常に必要充分な許容速度を得ることができる。

#### [0139]

また、この位置検出装置1では、PLLローパスフィルタ7を設けているので、SIN信号及びCOS信号に独立にヒステリシスを設けるよりも、効率的にヒステリシスを設けることができる。

#### [0140]

例えば、図25に示すように、SIN信号及びCOS信号に独立にヒステリシスを設ける場合、最悪の角度(45°)位置では、ヒステリシス領域が正方形状となる。SIN信号及びCOS信号にガウスノイズが含まれているとすると、そのノイズの分布は、対象の角度位置を中心とした円形状となる。SIN信号及びCOS信号に独立にヒステリシスを設けて、このガウスノイズを除去するとすると、このガウスノイズの円形状の分布をカバーする正方形状のヒステリシス領域

を設ける必要があるが、この場合、図25に示すように、最悪の角度(45°) 位置では、入力リサージュ波形上におけるヒステリシス幅が、発生するノイズ幅 の約√2倍となってしまい、効率的にノイズ除去をすることができず、精度悪化 を招いてしまう。しかしながら、この位置検出装置1では、PLLローパスフィ ルタ7の後の角度データに対して直接ヒステリシスを設けているので、そのヒス テリシス幅は、発生するノイズの領域を必要最小限にカバーすることができ、効 率的にノイズを除去することができ、精度が向上する。

# [0141]

# (出力パルス発生部)

出力パルス発生部11は、ヘッド部3から供給される原点信号及び応答制限部10から供給される応答制限角度データPHとに基づき、測定対象となる工作機械の移動位置を示す2相増減パルスと、測定対象となる工作機械の移動位置の原点を示す基準原点パルスとを生成する。

### [0142]

2相増減パルスは、上述したように互いに1/4波長ずれたA相信号及びB相信号とからなる信号であり、1周期でグレーコード化された4カウントの情報を出力する。この出力パルス発生部11は、スケール2に記録された位置信号の1周期λを任意の出力分割数Divで分割したときの距離だけ、スケール2とヘッド部3とが相対移動したとき、1カウント増減される2相増減パルスを生成する。すなわち、出力パルス発生部11は、測定対象となる工作機械が、 λ / D i v 移動したときに、1カウント分インクリメントされ、或いは、デクリメントされる2相増減パルスを生成する。

### [0143]

この出力分割数Divは、40分割、100分割、360分割、1000分割といったように、任意に設定することができる。

#### [0144]

また、出力パルス発生部11は、上記2相増減パルスに同期した基準原点パルスを生成する。通常、スケール2に記録された位置信号と原点信号とは、その波長が異なり位相があっていないので、この出力パルス発生部11で、2相増減パ

ルスの所定のカウント位置で必ず発生する基準原点パルスを生成する。

#### [0145]

具体的に、出力パルス発生部11の回路構成を図26に示す。なお、図26に示す各データ線の右横或いは上部分に付けられている各数字は、各回路に入出力されるデータのビット数を示している。また、図26の各データ線に付けられている数字の左側に付けられている"上""下"の文字は、そのデータのうち最上位或いは最下位ビットからのビット数を示している。

# [0146]

出力パルス発生部11には、ヘッド部3から供給された原点信号と、応答制限部10から供給された応答制限角度データPHと、象限内分割数データDivL と、基準象限指定情報とが入力される。

# [0147]

原点信号は、ヘッド部3の原点検出ヘッド17がスケール2に記録された原点 信号を再生した再生信号で、パルス化されて供給される。

#### [0148]

応答制限角度データPHは、1波長λ(360°)で1となる小数点以下の16ビットの2進数データに加工されて入力される。

# [0149]

象限内分割数データは、スケール2とヘッド部3とが位置信号の1象限(1/4波長)分移動したときに出力される2相増減パルスのカウント数を、10ビットの2進数で示したデータである。すなわち、象限内分割数は、出力分割数Divの1/4の値を示すデータである。

#### [0150]

基準象限指定情報は、基準原点パルスを発生する象限を指定する2ビットの情報である。

#### [0151]

出力パルス発生部11は、第1の乗算器81と、第2の乗算器82と、補正加算器83と、増減パルス生成回路84と、オール0デコード回路85と、第1のAND回路86と、一致検出回路87と、第2のAND回路88とを有している

[0152]

16ビットの応答制限角度データPHは、上位2ビットと下位14ビットとに分割され、その上位2ビットが象限を指定する象限データとして一致検出回路87,第2の乗算器82に供給され、その下位14ビットが象限内の角度を示す象限内角度データとして第1の乗算器81に供給される。

[0153]

10ビットの象限内分割数データDivLは、10ビット全てが第1の乗算器 81に供給され、その下位2ビットのみが第2の乗算器82に供給される。

[0154]

第1の乗算器81は、応答制限角度データPHの下位14ビットと、象限内分割数データDivLの10ビットとを乗算して、24ビットの象限内分割単位アドレスPDLを得る。

[0155]

24ビットの象限内分割単位アドレスPDLは、全ビットのうちの上位10ビットが、象限内アドレスADLとして抜き出される。この象限内アドレスADLは、図27(A)に示すように、象限内におけるスケール2とヘッド3との相対位置を示す信号となる。象限内アドレスADLは、例えば、象限内分割数DivLが25であれば、スケール2とヘッド3との相対移動にともない、0~24までの値を、象限毎に繰り返し出力されていく。

[0156]

この象限内アドレスADLは、さらに、上位8ビットと下位2ビットに分割され、そのうちの上位8ビットはオール0デコード回路85に供給され、そのうちの下位2ビットは補正加算器83に供給される。

[0157]

第2の乗算器82は、応答制限角度データPHの上位2ビットと、象限内分割数データDivLの下位2ビットを乗算して、4ビットの補正アドレスPCを得る。

[0158]

4 ビットの補正アドレスPCは、その下位2 ビットが、補正加算器83 に供給される。

[0159]

補正加算器 8 3 は、象限内アドレスPDLのうちの下位 2 ビット、即ち、象限内分割単位アドレスPDLの下位から15桁目と16桁目のビットと、補正アドレスPCの下位 2 ビットとを加算して、その下位 2 ビットを 1 波長内アドレスADの下位 2 ビットとして出力する。ここで、1 波長内アドレスADは、図27(B)に示すように、1 波長 λ 内におけるスケールとヘッド 3 との相対位置を示す信号となる。1 波長内アドレスADは、例えば、1 波長 λ 内の出力分割数 Divが100であれば、スケール 2 とヘッド 3 との相対移動にともない、0~99までの値を、1 波長 λ 毎に繰り返し出力されていく。

[0160]

補正加算器83は、図27 (C) に示すように、この1波長内アドレスADの下位2ビット (ADO,AD1) 分のみを演算して出力する。この1波長内アドレスADの下位2ビット (ADO,AD1) は、増減パルス生成回路84に供給される。

[0161]

増減パルス生成回路84は、1波長内アドレスADの下位2ビット(ADO,AD1)をグレーコード化して、図27(D)に示すような、A相信号とB相信号とからなる2相増減パルスを生成する。この2相増減パルスは、本装置の出力信号として外部に出力される。またこれとともに、この2相増減パルスは、第1のAND回路86に供給される。

[0162]

オール0デコード回路85は、象限内アドレスADLのうち上位8ビットが供給され、このデータが全て0となったときに、1ビットの象限内基準アドレス信号を発生する。象限内アドレスADLの上位8ビットは、図27(E)に示すように、象限内アドレスADLの4クロック分毎に更新されるデータとなる。すなわち、2相増減パルスの1周期分毎に更新されるデータである。オール0デコード回路85から出力される象限内基準アドレス信号は、図27(F)に示すよう

に、スケール2に記録された位置信号の各象限内において、各象限の開始位置を示す信号である。ここでは、象限内分割単位アドレスPDLの上位8ビットが全て0となったときに発生されるようにしているが、全て0に限らず、任意の値となったときに発生するようにしてもよい。このオール0デコード回路85から出力された象限内基準アドレス信号は、第1のAND回路86に供給される。

# [0163]

第1のアンド回路86は、図27(G)に示すように、2相増減パルスが所定のカウントとなったとき(0~3カウントのうちいずれかのカウントとなったとき)であって、且つ、象限内分割単位アドレスPDLが供給されたタイミングで、内部基準パルスを発生する。この内部基準パルスは、第2のAND回路88に供給される。

# [0164]

ここで、第1の乗算器 81、第2の乗算器 82及び補正加算器 83に対して入 出力されるデータの桁どり関係を図28及び図29に示す。なお、図28及び図 29には、実際には演算されない桁もカッコを付けて示している。

#### [0165]

図28(A)に示すように、第1の乗算器81には、10ビットの象限内分割数データDivL(DivL0~DivL9)が入力され、第2の乗算器82には10ビットの象限内分割数データDivLのうち下位2ビット(DivL0~DivL1)が入力される。

#### [0166]

また、図28(B)に示すように、16ビットの応答制御角度データPH(PH0~PH15)が入力される。16ビットの応答制御角度データPHでは、1波長λ単位の小数点位置が最上位ビット(PH15)の上位に付けられ、象限単位の小数点位置が、上位から2ビット目(PH14)と3ビット目(PH13)との間に付けられる。この16ビットの応答制御角度データPHは、上位2ビットと下位14ビットとに分割され、上位2ビット(PH4~PH15)は第2の乗算器82に入力され、下位14ビット(PH0~PH13)は第1の乗算器81に入力される。

#### [0167]

図29に示すように、第1の乗算器81からは、24ビットの象限内分割単位アドレスPDL (PDL0~PDL23) が出力される。また、第3の乗算器82からは、4ビットの補正アドレスPC ((PH14,PH15)\*(DivL0,DivL1)=PC14,PC15,PC16,PC16) が出力される。そして、補正加算器83は、この補正アドレスPCの下位2ビットと、24ビットの象限内分割単位アドレスPDLの上位10ビット目及び11ビット (PDL14,PDL15) とを加算し、1波長分割単位アドレスAD (AD0,AD1) を出力する。

# [0168]

一致検出回路87には、応答制限角度データPHの上位2ビットからなる象限データと、基準象限指定情報とが入力される。象限データは、図30(A)に示すように、スケール2に記録された位置信号の1波長1内の4つの象限を示すデータである。一致検出回路87は、基準象限指定情報と、象限データとが一致したときに、基準象限パルスを発生する。例えば、基準象限指定情報により第2象限が指定されている場合には、図30(B)に示すように、象限データが第2の象限(1)となったときに基準象限パルスを発生する。この基準象限パルスは、第2のAND回路88に供給される。

# [0169]

第2のAND回路88には、図30(B)に示すような基準象限パルスと、図30(C)に示すような内部基準パルスと、図30(D)に示すようなパルス化された原点信号とが入力される。

# [0170]

第2のAND回路88は、図30(E)に示すように、これらの信号が全て1 となったタイミングで、基準原点パルスを発生する。

### [0171]

以上のように出力パルス発生部11では、スケール2に記録された位置信号の 1波長内を任意の分割数で分割した単位で増減される2相増減パルスを、少ない 演算量で演算して、出力することができる。さらに、この出力パルス発生部11 では、スケール2の所定の1カ所に記録された原点信号を、2相増減パルスに同 期させた基準原点パルスを出力することができる。

[0172]

# 【発明の効果】

本発明にかかる位置検出装置及び演算処理装置では、極座標変換を行って得られた角度信号に対して、ローパスフィルタリングを行う。このことにより、この位置検出装置では、上記角度信号に含まれるノイズ成分を除去することができるので、検出部までにおいて生じるノイズのみならず、極座標変換時における量子化ノイズ等も除去することができる。

### [0173]

また、本発明にかかる位置検出装置演算処理装置は、ローパスフィルタが、入力された角度信号と出力する角度信号との位相誤差を求め、この位相誤差が0となるような周波数の角度信号を出力する。このことにより、この位置検出装置では、360°から0°への変化する角度信号に対して追従が可能なローパスフィルタリングを行い、ノイズを、除去することができる。

#### 【図面の簡単な説明】

#### 【図1】

本発明を適用した位置検出装置のブロック構成図である。

# 【図2】

(A)は、上記位置検出装置から出力される2相増減信号の信号波形を示す図である。(B)は、上記2相増減信号のカウント値を説明するための図である。

# 【図3】

位置検出装置に備えられるスケールと、このスケールに記録された位置信号及 び原点信号を説明するための図である。

#### 【図4】

上記位置検出装置に備えられるスケールとヘッド部との位置関係を説明するための図である。

#### 【図5】

(A) は、上記ヘッド部の第1の位置検出ヘッドから再生される信号の波形図であり、(B) は、上記ヘッド部の第2の位置検出ヘッドから再生される信号の

波形図である。

#### 【図6】

上記ヘッド部から出力されるSIN信号とCOS信号のリサージュ波形を説明 するための図である。

# 【図7】

位置検出装置に備えられる極座標変換部のブロック構成図である。

# 【図8】

上記極座標変換部の極座標ROM内に格納されている極座標変換テーブルの角度データについて説明するための図である。

# 【図9】

上記極座標変換部の極座標ROM内に格納されている極座標変換テーブルの振幅データについて説明するための図である。

# 【図10】

位置検出装置に備えられるPLLローパスフィルタのブロック構成図である。

### 【図11】

上記PLLローパスフィルタの1次ループのみでフィルタリングを行った場合 に発生する定常位相誤差について説明するための図である。

# 【図12】

上記PLLローパスフィルタに2次ループを追加したときの応答特性を説明するための図である。

#### 【図13】

一般的なフィイードバック系の閉ループ応答特性を説明するためのブロック構成図である。

### 【図14】

上記一般的なフィイードバック系の閉ループ応答特性を説明するためのボード 線図である。

#### 【図15】

上記PLLローパスフィルタのノイズ抑圧特性を説明するためのボード線図である。

# 【図16】

上記PLLローパスフィルタの角度変動に対する残留位相誤差特性を説明する ためのボード線図である。

#### 【図17】

上記PLLローパスフィルタの速度変動に対する残留位相誤差特性を説明する ためのボード線図である。

# 【図18】

デジタル回路で構成した上記PLLローパスフィルタの回路図である。

# 【図19】

(A)は、上記PLLローパスフィルタの入出力特性を説明するための図である。(B)は、上記PLLローパスフィルタで生じる位相誤差を説明するための図である。

#### 【図20】

上記位置検出装置に備えられるノイズ検出部のブロック構成図である。

#### 【図21】

上記位置検出装置に備えられるフィルタ制御部のブロック構成図である。

## 【図22】

上記フィルタ制御部の動作を説明するためのタイミングチャートである。

#### 【図23】

上記位置検出装置に備えられる応答制限部のブロック構成図である。

# 【図24】

上記応答制限部の入出力特性を説明するための図である。

### 【図25】

SIN信号及びCOS信号に直接ヒステリシスを設けた場合と、角度信号にヒステリシスを設けた場合の精度の違いについて説明する図である。

#### 【図26】

上記位置検出装置に備えられる出力パルス発生部のブロック構成図である。

#### 【図27】

上記出力パルス発生部による2相増減信号及び内部基準パルスの生成動作を説

明するためのタイミングチャートである。

#### 【図28】

(A)は、上記出力パルス発生部が有する第1の乗算器及び第2の乗算器に入力される象限内分割数データを説明するための図である。(B)は、上記第1の乗算器及び第2の乗算器に入力される応答制限角度データPHを説明するための図である。

# 【図29】

上記出力パルス発生部が発生する2相増減パルスを生成するための演算について説明するための図である。

# 【図30】

上記出力パルス発生部による基準原点パルスの生成動作を説明するためのタイミングチャートである。

#### 【図31】

極座標変換をして得られる角度信号について説明する図である。

#### 【図32】

上記極座標変換をして得られる角度信号に対して直接ローパスフィルタを設けた場合のフィルタ出力を説明する図である。


#### 【符号の説明】

1 位置検出装置、2 スケール、3 ヘッド部、4 第1のアナログ/デジタル変換部、5 第2のアナログ/デジタル変換部、6 極座標変換部、7 P L L ローパスフィルタ、8 ノイズ検出部、9 フィルタ制御部、10 応答制限部、11 出力パルス発生部


【書類名】

図面


【図1】




【図2】




# 【図3】




【図4】




【図5】




【図6】




# 【図7】




【図8】




【図9】




【図10】




# 【図11】




# 【図12】




# 【図13】




【図14】




# 【図15】




【図16】




# 【図17】




【図18】




# 【図19】



# 【図20】




【図21】




【図22】 . « A1/2 down A ď 2 2A1 2A 1 運 ⋖ Ø NΤ 0 0 0 A 1 **–** (A)強制スルーTH ―――― (速度シリアVCLR) スルー 0 **(D)**位相誤差オーパー CLP ( G ) 1 汝ゲインG1 (H)2次ゲインG2 (F)ゲインダウンGD (E)ゲインアップGU (B)ノイバ被出ND (の) ヒステリシス 範囲内IH


【図23】



【図24】



# 【図25】




【図26】 原点信号 データDivL 指定情報 角度データPH 2 10 16 象限データ 上2 16 下14 8.7 82 10 81 回路 下2 10 4 PC F2 2 ADL 下2 上10 83 上8 下2 AD ADL 8 増減パルス オールロ 生成回路 デコード回路 2 象限内基準アドレス信号 86嶷

2

2相増減パルス

88

基準原点パルス




【図28】

		が表単位の 小数点位置 も間がたの	一人数点位置										
	京都制限 角度データ ロニ	C H 3	PH 1	0 0 H 1	0 - 0 - 1	ω t Ι Ι Ι	T II	PHS	PH4	T T	PH2	T.	PHO
(8)	第一の乗算器	₹	PH13 PH12	PH10	o - o - I	E E	T G E H O	PH5	PH4	C I	PT 0	I I	PHO
	第2の乗算器	PH15	-!										
( <del>V</del> )	ID I v.L	第100乗算器 入力	•		<u>-</u>	\ \ -	0 - VL 0 - VL 0 - VL	<u> </u> ^	<u>ー</u>	<b>.</b>		┙. > - ·	<b>-</b> −
	家假内分割D   v[	第2の乗算器 入力			 \  -		(D - VL 6)	<b>-</b>	<b>→</b> -	ب - -		IJ. > - ·	\ \ -


	図	2	9	]
--	---	---	---	---

			減パルス生成用	で育る		
第2の乗算器の出力	DL23=ADL DL22=ADL DL21=ADL	DL19=ADL DL18=ADL DL18=ADL DL17=ADL	DL 15=ADL 1	DL13 DL12 DL12 DL10		
2の乗算器の C25)=(AC C24)=(AC	CC23)=(ACC22	C19)=(AC C18)=(AC C17)=(AC C16)=(AC C16)=(AC	C15 = AC C14 = AC			
<b>補正加算器出</b> D25)=(AD D24)=(AD	023)=(AD 022)=(AD 020)=(AD 020)=(AD	019)=(AD 017)=(AD 016)=(AD 016)=(AD	D15 = AD	2000	00000	
	補正加算器出力 D25)=(AD11) (PC25)=(AC11) (PC24)=(AC10)	A正加算器出力 第2の無算器の出力 第 D25)=(AD11) (PC25)=(AC11) D24)=(AD10) (PC24)=(AC10) D23)=(AD9) (PC23)=(AC9) PC D22)=(AD8) (PC22)=(AC8) PC D21)=(AD7) (PC21)=(AC7) PC D20)=(AD6) (PC20)=(AC6) PC	施正加算器出力 第2の無算器の出力 第20年間 第20年間 第20年間 [PC25]=[AC11] [PC24]=[AC11] [PC24]=[AC10] [PC23]=[AC3] [PC23]=[AC3] [PC23]=[AC3] [PC21]=[AC3] [PC21]=[AC3] [PC20]=[AC4] [PC21]=[AC4] [PC21]=[AC2] [PC21]=[AC21]	ALE AD 2	相正加算器出力 第2の要算器の出力 第2の要算器の出力 [PC25]=(AC11) [PC24]=(AC11) [PC24]=(AC10] [PC24]=(AC10] [PC24]=(AC10] [PC24]=(AC10] [PC22]=(AC2) [PC23]=(AC2) [PC23]=(AC2) [PC23]=(AC2) [PC23]=(AC3) [PC23]=(AC3) [PC23]=(AC4) [PC23]=(AC3) [PC23]=	8世方 第2の無算器の出力 第2の無算器の出力 (PC25)=(AC11) (PC24)=(AC10) (PC24)=(AC10) (PC23)=(AC2) (AC2) (PC22)=(AC2) (PC22)=(AC2) (PC21)=(AC21) (PC21)=(AC21) (PC21)=(AC21) (PC21)=(AC21) (PC21)=(AC21) (PC10)=(AC21) (PC10)=(AC10)=(

[図30]



【図31】




【図32】

----LPF入力位相と正しい出力位相(0~360°範囲と見なしたもの)

-----LPF入力位相と正しい出力位相(範囲制限なし)

---- 通常のLPF出力位相(0~360°範囲と見なしたもの)



【書類名】 要約書

【要約】

【課題】 位置信号を極座標変換をして得られた角度信号に対してノイズ成分を 除去する。

【解決手段】 ローパスフィルタ7には、周期信号を極座標変化して得られた0~360° 範囲の角度データPIが入力される。ローパスフィルタ7は、平滑角度データPFを出力するVCO36と、角度データPIと平滑角度データPFとの位相誤差PEを求める位相比較器31と、位相誤差PEを増幅する第1の増幅器32と、第1の増幅器32で増幅された位相誤差PEをきらに増幅する第2の増幅器33と、第2の増幅器33で増幅した位相誤差PEを積分して速度偏差VELを求める積分器34と、第1の増幅器32で増幅した位相誤差PEと速度偏差VELとを加算して、制御電圧FSを求める加算器35とを有する。VCO36は、制御電圧FSに基づき、位相誤差が0となるように平滑角度データPFの周波数を制御し、入力された角度データPIの高周波成分を除去する。

【選択図】 図10

# 出願人履歴情報

識別番号

[000108421]

1. 変更年月日 1996年10月 8日

[変更理由]

名称変更

住 所

東京都品川区西五反田3丁目9番17号 東洋ビル

氏 名

ソニー・プレシジョン・テクノロジー株式会社